台積電A16晶背供電技術大突破 埃米級製程競賽領先群倫 - 自由財經

初次上稿08-19 23:56更新時間08-20 06：23台積電A16製程預定今年第4季開始量產。

（路透）〔編譯魏國金／台北報導〕電子時報（Electronic Times）19日報導，台積電透過為其A16製程（2奈米以下先進節點）取得晶背供電優勢，在埃米級（angstrom-class）半導體製程領域搶佔先機。

根據業界消息來源指稱，台積電已成功開發並驗證A16製程技術，成為業界首個採用「超級供電軌」（Super Power Rail）背面供電架構的埃米級CMOS平台。

此關鍵成就在於A16保留了N2P的閘極密度與NanoFlex設計彈性。

N2P是台積電N2製程的加強版。

在傳統半導體晶片上，供電互連與訊號互連都位於晶片正面，然而，隨著製程節點的縮小，此兩者在有限的佈線空間競爭激烈，導致線路壅塞加劇，電阻有關的壓力降（voltage drop），或稱IR drop也隨之升高。

報導指出，晶背供電通常需要大幅改變電晶體的布局與標準單元結構。

在更先進的製程上，透過晶片背面供應電力往往需要犧牲部份現有的單元庫與設計方法。

台積電將供電網絡完全分離到晶片背面，並使用專用的垂直背面接點（VB）將電源直接連接至每個電晶體的源極與汲區。

台積電在此架構下，對晶片正面的閘極結構、單元尺寸和布局面積進行的最小的變動，從而保持了現有晶片設計的相容性。

報導說，效能的提升十分顯著，與N2P相比，A16在相同功耗條件下，運算速度可提升8%至10%，或在相同運算速度下，降低功耗15%至20%，晶片密度也可提升8%至10%。

該製程被認為尤其適合AI與高效能運算晶片，這些晶片需要複雜的訊號佈線與高密度電源網絡。

A16製程預計今年第4季開始量產。

英特爾雖首創PowerVia晶背供電技術，但在測試過程中，不得不對其現有的單元架構進行修改，包括調整接腳數量和放寬金屬間距。

據悉，三星電子也在為其SF2製程研發晶背供電技術，其方法可能與英特爾類似。